清華大學(xué)微電子學(xué)研究所魏少軍教授和劉雷波教授團隊在計算機軟硬件研究領(lǐng)域取得重要進展，提出了一種創(chuàng)新的軟硬件協(xié)同設(shè)計方法。該研究不僅為提升計算系統(tǒng)的能效和性能提供了新思路，也為應(yīng)對后摩爾時代芯片設(shè)計面臨的挑戰(zhàn)開辟了可行路徑。

長期以來，計算機系統(tǒng)的設(shè)計往往呈現(xiàn)軟硬件分離的態(tài)勢，軟件開發(fā)和硬件設(shè)計各自為政，導(dǎo)致計算資源的利用效率受限，系統(tǒng)整體性能難以實現(xiàn)最優(yōu)。隨著人工智能、物聯(lián)網(wǎng)、大數(shù)據(jù)等應(yīng)用的爆發(fā)式增長，對計算效率、能耗和靈活性的要求日益嚴(yán)苛，傳統(tǒng)的設(shè)計模式已難以滿足需求。在此背景下，軟硬件協(xié)同設(shè)計成為學(xué)術(shù)界和產(chǎn)業(yè)界共同關(guān)注的焦點。

魏少軍和劉雷波團隊提出的新方法，其核心在于打破軟硬件之間的傳統(tǒng)壁壘，從系統(tǒng)層面進行一體化優(yōu)化。該方法強調(diào)在設(shè)計的早期階段，就將軟件的應(yīng)用特性、算法需求與硬件的架構(gòu)特性、物理約束進行深度融合與協(xié)同分析。具體而言，團隊通過構(gòu)建統(tǒng)一的建模與評估框架，使得軟件開發(fā)者能夠清晰地洞察底層硬件的行為與瓶頸，而硬件設(shè)計師也能準(zhǔn)確理解上層軟件的計算模式與數(shù)據(jù)流特征，從而共同指導(dǎo)處理器架構(gòu)、存儲層次、互連網(wǎng)絡(luò)等關(guān)鍵硬件的設(shè)計，同時優(yōu)化編譯策略、運行時系統(tǒng)及算法實現(xiàn)。

據(jù)悉，該協(xié)同設(shè)計方法包含幾個關(guān)鍵技術(shù)要素：首先是面向領(lǐng)域的高層抽象與敏捷描述語言，能夠快速捕捉應(yīng)用的核心計算模式；其次是可配置、可擴展的硬件模板庫與設(shè)計空間探索工具，支持快速生成滿足特定軟件需求的定制化硬件架構(gòu)；再者是貫穿設(shè)計流程的性能、功耗與面積（PPA）聯(lián)合建模與精準(zhǔn)評估模型，確保協(xié)同優(yōu)化目標(biāo)的達成。團隊通過面向智能感知、圖計算等典型場景的實例驗證表明，采用該方法設(shè)計的系統(tǒng)，在保持通用性的能效比和性能較傳統(tǒng)分離設(shè)計方法有顯著提升。

這項研究成果的意義深遠。一方面，它為開發(fā)下一代高性能、高能效的專用計算芯片（如AI芯片、領(lǐng)域?qū)Ｓ锰幚砥鱀SA）提供了系統(tǒng)化的設(shè)計方法論，有助于緩解通用處理器面臨的“能效墻”和“內(nèi)存墻”問題。另一方面，該方法也降低了復(fù)雜計算系統(tǒng)的設(shè)計門檻和周期，通過軟硬件協(xié)同優(yōu)化，可以在滿足特定應(yīng)用需求的更好地平衡性能、功耗、成本與靈活性。

魏少軍教授和劉雷波教授團隊長期深耕于集成電路設(shè)計與設(shè)計方法學(xué)領(lǐng)域，此次提出的軟硬件協(xié)同設(shè)計新方法，是他們繼在可重構(gòu)計算、安全芯片等方面取得系列成果后的又一重要突破。該研究得到了國家自然科學(xué)基金等項目的支持，相關(guān)成果已發(fā)表在計算機體系結(jié)構(gòu)領(lǐng)域頂級會議和期刊上，并引起了國內(nèi)外同行的廣泛關(guān)注。

隨著計算需求日益多樣化和復(fù)雜化，軟硬件協(xié)同設(shè)計將成為推動計算技術(shù)持續(xù)演進的核心動力之一。清華團隊的這項創(chuàng)新工作，不僅為學(xué)術(shù)界提供了新的研究視角和工具，也為產(chǎn)業(yè)界開發(fā)更具競爭力的計算產(chǎn)品奠定了堅實的方法基礎(chǔ)，有望在中國乃至全球的集成電路與計算系統(tǒng)創(chuàng)新中發(fā)揮重要作用。